2023-08-30 17:31:07 +02:00
|
|
|
/* SPDX-License-Identifier: MIT
|
|
|
|
|
* Copyright (C) 2018 Intel Corp.
|
|
|
|
|
*
|
|
|
|
|
* Authors:
|
|
|
|
|
* Manasi Navare <manasi.d.navare@intel.com>
|
|
|
|
|
*/
|
|
|
|
|
|
|
|
|
|
#ifndef DRM_DSC_HELPER_H_
|
|
|
|
|
#define DRM_DSC_HELPER_H_
|
|
|
|
|
|
|
|
|
|
#include <drm/display/drm_dsc.h>
|
|
|
|
|
|
2023-10-24 12:59:35 +02:00
|
|
|
enum drm_dsc_params_type {
|
|
|
|
|
DRM_DSC_1_2_444,
|
|
|
|
|
DRM_DSC_1_1_PRE_SCR, /* legacy params from DSC 1.1 */
|
|
|
|
|
DRM_DSC_1_2_422,
|
|
|
|
|
DRM_DSC_1_2_420,
|
|
|
|
|
};
|
|
|
|
|
|
2023-08-30 17:31:07 +02:00
|
|
|
void drm_dsc_dp_pps_header_init(struct dp_sdp_header *pps_header);
|
|
|
|
|
int drm_dsc_dp_rc_buffer_size(u8 rc_buffer_block_size, u8 rc_buffer_size);
|
|
|
|
|
void drm_dsc_pps_payload_pack(struct drm_dsc_picture_parameter_set *pps_sdp,
|
|
|
|
|
const struct drm_dsc_config *dsc_cfg);
|
2023-10-24 12:59:35 +02:00
|
|
|
void drm_dsc_set_const_params(struct drm_dsc_config *vdsc_cfg);
|
|
|
|
|
void drm_dsc_set_rc_buf_thresh(struct drm_dsc_config *vdsc_cfg);
|
|
|
|
|
int drm_dsc_setup_rc_params(struct drm_dsc_config *vdsc_cfg, enum drm_dsc_params_type type);
|
2023-08-30 17:31:07 +02:00
|
|
|
int drm_dsc_compute_rc_parameters(struct drm_dsc_config *vdsc_cfg);
|
2023-10-24 12:59:35 +02:00
|
|
|
u8 drm_dsc_initial_scale_value(const struct drm_dsc_config *dsc);
|
|
|
|
|
u32 drm_dsc_flatness_det_thresh(const struct drm_dsc_config *dsc);
|
|
|
|
|
u32 drm_dsc_get_bpp_int(const struct drm_dsc_config *vdsc_cfg);
|
2023-08-30 17:31:07 +02:00
|
|
|
|
|
|
|
|
#endif /* _DRM_DSC_HELPER_H_ */
|
|
|
|
|
|
